详细信息：
本发明电感阵列中的串、并联连接方式改变了单电感为双电感，有效的降低电感阵列的封装尺寸，产品体积节省50%；多电感的串、并联方式分散了单一磁路的工作强度，有效提高了电感阵列中差模电感的耐直流能力，降低输出信号的纹波系数；多电感的串、并联方式使得电感阵列能够扁平化封装，增大产品的散热面积，提高散热效率，同时这种连接方式采用无触点的连接方式，可以有效的避免电路中感性原件互相连接而不得不引入的干结点，而增大系统中的接触电阻，所以能有效降低由系统中的接触电阻过大造成的能量损耗，降低温升；同时电感阵列中的共模电感部分被有效利用到差模电感中，把这部分漏感的不利因素转换为差模电感中耐直流能力强的部分，变不利为有利。
本发明电感阵列中的串、并联连接方式改变了单电感为双电感，有效的降低电感阵列的封装尺寸，产品体积节省50%；多电感的串、并联方式分散了单一磁路的工作强度，有效提高了电感阵列中差模电感的耐直流能力，降低输出信号的纹波系数；多电感的串、并联方式使得电感阵列能够扁平化封装，增大产品的散热面积，提高散热效率，同时这种连接方式采用无触点的连接方式，可以有效的避免电路中感性原件互相连接而不得不引入的干结点，而增大系统中的接触电阻，所以能有效降低由系统中的接触电阻过大造成的能量损耗，降低温升；同时电感阵列中的共模电感部分被有效利用到差模电感中，把这部分漏感的不利因素转换为差模电感中耐直流能力强的部分，变不利为有利。
联系我们
王威
更多推荐
