详细信息：

本发明公开了一种先进先出缓存器，包括：寄存器堆，用于存储写入的数据，当先进先出缓存器处于满状态时，继续向先进先出缓存器里写入新的数据，新的数据写入存储前一次写入的数据的寄存器，前一次写入的数据自动被后一次写入的新的数据覆盖掉的同时写入再前一次写入的数据的寄存器，存储前一次写入的数据的寄存器继续存储后一次写入的新的数据，以此类推，最先写入的数据则被后一次写入的数据覆盖掉；写操作控制模块，用于控制写操作地址以及当先进先出缓存器处于满状态生成满标志信号；读操作控制模块，用于控制读操作地址以及当先进先出缓存器处于空状态生成空标志信号。本发明减少了CPU操作先进先出缓存器的负担，提高了CPU的效率。